سال انتشار: ۱۳۸۴

محل انتشار: سیزدهیمن کنفرانس مهندسی برق ایران

تعداد صفحات: ۷

نویسنده(ها):

رضا قندهاری – دانشجوی دکترای برق – دانشگاه علم و صنعت ایران
عباس شولایی – استاد گروه برق – دانشگاه علم و صنعت ایران

چکیده:

در این مقاله مدارات اسنابر برجهای تریستوری در مبدلهایHVDCبر اساس محدودیتهای ولتاژی و جریانی بهگونه ای طراحی می شوند که تلفات این مدارها حداقل گردد. این کار با توجه به مقدار بار ذخیره شده در تریستورهای برج و یافتن جریان بازیافتی عبوری از سیستم امکان پذیر است. اضافه ولتاژ ناشی از تخلیه بار ذخیره شده در مدار کموتاسیون مبدلها، در لحظه خاموش شدن ،توسط اسنابر دو سر برج تریستوری محدود میگردد و مقدار پیک آن با انتخاب مقاومت و خازن مناسب ، حداقل میگردد. همچنین اضافه ولتاژ ناشی از عدم همزمانی تریستورها در لحظات روشن و خاموش
شدن به وسیله خازن مدار اسنابر دو سر تریستورهای برج محدود می شود. بدین منظوریک روش عددی تکراری با در نظر گرفتن محدودیتهای ولتاژ و جریان و با هدف حداقل کردن تلفات برای یافتن مقدار بهینه شده خازن و مقاومت مدار اسنابر ، ارائه شده است. در آخر نتایج شبیه سازیها و آزمایشات با مقادیر بهینه بدست آمده مقایسه شده اند.