سال انتشار: ۱۳۸۴

محل انتشار: سیزدهیمن کنفرانس مهندسی برق ایران

تعداد صفحات: ۴

نویسنده(ها):

سیروس طوفان – دانشکده برق دانشگاه علم و صنعت
علی افضلی کوشا – گروه مهندسی برق و کامپیوتر دانشکده فنی، دانشگاه تهران
احمد آل احمد – دانشکده برق دانشگاه علم و صنعت ایران
عبدالرضا رحمتی – گروه مهندسی برق دانشگاه علم و صنعت ایران

چکیده:

چکیده : در خواندن حافظه های SRAM کاهش توان مصرفی با کاهش ولتاژ تغذیه، باعث وابستگ ی تقویت کننده در انتقال دهنده های جریانی به اطلاعات ورودی می شود ] ۱ [.
این وابستگی سبب بروز خطا در خواندن محتوای حافظه می گردد . در این مقاله یک تقویت کننده مد جریانی با ولتاژ تغذیه ۵/۱ولت درتکنولوژی µm 0/53 برای خواندن
حافظه های SRAM توان و ولتاژ پایین پیشن هاد و شبیه سازی می شود . برای نشان دادن افزایش سرعت خواندن، کاهش ولتاژتغذیه و کاهش توان مصرفی این مدار نسبت به مدارهای
مشابه قبلی، شبیه سازی این مدار با تکنولوژیهای µm ۵۳ / ۰ وµmنرم افزار Hspice ۵ / ۰ارائه می شود . نتایج حاصل نشانمی دهند که اولاً مدار پیشنها دی در مقایسه با مدارات قبلی در
ولتاژهای تغذیه پائین خطا نداشته، ثانیا سرعت خواندن آن تقریبا ۵۲ درصد بیشتر بوده و سوما توان مصرفی آن در سرعت یکسان تقریبا ۰۴ درصد کمتر است .