سال انتشار: ۱۳۸۵

محل انتشار: چهاردهمین کنفرانس مهندسی برق ایران

تعداد صفحات: ۶

نویسنده(ها):

کیوان ناوی – دانشکده مهندسی برق و کامپیوتر دانشگاه شهید بهشتی
امید کاوه ای – دانشکده مهندسی برق و کامپیوتر دانشگاه شهید بهشتی

چکیده:

در این مقاله یک جمع کننده CMOS سریع ، با استفاده از مدلی نوین در طراحی، که "پل" نامیده ایم، ارائه شده است. این مدل به طراح این امکان را می دهد که انواع مدارات را با نظم خاص و بصورت فشرده تری نسبت به طراحی های متعارف CMOS پیاده سازی نماید. در این مدل، تعدادی ترانزیستور، نقش ترانزیستورهای پل را بازی می کنند. این ترانزیستورها به مدل نظم خاصی می بخشند. مدل ارائه شده برای جمع کننده تک بیتی، بر اساس نتایج شبیه سازی ها توانست به بهبودی، بین ۴/۴% (در ولتاژ تغذیه ۳ ولت) تا ۳۴/۱% (در ولتاژ تغذیه ۱ ولت)، نسبت به طراحی متعارف جمع کننده CMOS، دست پیدا کند. تمامی شبیه سازی ها با تکنولوژی ۰/۱۸ میکرومتر، بر اساس مدل BSIM3v، با نرم افزار HSPICE ( تحلیل با CosMos-Scope) در دمای ۲۵ درجه سانتی گراد و خازن بار ۱۰ فمتوفاراد انجام شده است.