سال انتشار: ۱۳۸۵

محل انتشار: دوازدهمین کنفرانس سالانه انجمن کامپیوتر ایران

تعداد صفحات: ۴

نویسنده(ها):

پویا اسدی – دانشگاه آزاد اسلامی واحد علوم و تحقیقات تهران، ایران
کیوان ناوی – استادیار دانشگاه شهید بهشتی، دانشکده مهندسی برق و کامپیوتر دانشگاه ش

چکیده:

درخت ضرب کنندهWallace تصحیح یافته ب ا استفاده ا ز جمع کننده های بر اساس تسهیم کننده Multiplexer جدید ارائه شدهاست. نشان داده شده است که تاخیر برای کل ضرب کننده از پیچیدگیO(log(n)) می باشد. طراحی برای ضرب کننده ۳۲ بیتانجام شده اس ت. با توجه به خط لوله مجموع ۱۰ تاخیر دروازه منطقی برای ضرب کننده به دست آمده اس ت. معماری بر پایه تسهیم کننده برای جمع کننده یک بیت ارائه شده است . پیاده سازی با دروازه عبور تسهیم کنندهCMOS انجام گردیده است . در جمع کننده ارائه شده حاصلضرب تاخیر× توان ۸٫۴ ٪ کاهش یافته است . ضرب کننده طراحی شده با نرم افزار HSPICE تحت تکنولوژیmm 0٫۲۵ شبیه سازی شده است و از نظر تعداد ترانزیستور ۷٫۶۴ ٪ کاه ش، سطح تراشه ۶٫۷۲ ٪ کاهش و توان مصرفی٪۸٫۲۵ کاهش نسبت به طرحهای دیگر داشته است.