سال انتشار: ۱۳۸۸

محل انتشار: پانزدهمین کنفرانس بین المللی سالانه انجمن کامپیوتر ایران

تعداد صفحات: ۴

نویسنده(ها):

فاطمه کریمی – دانشگاه آزاد اسلامی واحد علوم و تحقیقات تهران
احمد خادم زاده – مرکز تحقیقات مخابرات ایران
میدیا رشادی – دانشگاه آزاد اسلامی واحد علوم و تحقیقات تهران

چکیده:

کاهش مقیاس ترانزیستورها، کاهش ولتاژ منبع تغذیه و Vt تراشه های آینده را به همراه داشته که این امر منجر به افزایش حساسیت سیم ها در مقابل منابع نویز و نیز افزایش میزان خطای گذرایتراشه ها شده است. تا کنون روشهای مختلفی نظیر بکارگیری کدهای تشخیص و تصحیح خطا، جهت ارتقای قابلیت اطمینان بستر ارتباطی شبکه بر تراشه پیشنهاد گردیده که سربارهایی نظیر تاخیر، توان مصرفی و ناحیه مصرفی را به همراه داشته است . در این مقاله، روش کنترل خطایی به نام روش تلفیقی جهت بکارگیری در همبندیهای با اتصالات بلند در شبکه بر تراشه پیشنهاد شده است که از روش تشخیص خطا در اتصالات کوتا ه و روش تصحیح خطا در اتصالات بلند استفاده می نماید .در این روش، میانگین تاخیر شبکه نسبت به روش تشخیص خطا کاهش پیدا کرده و سربار ناحیه مصرفی تراشه نسبت به روش تصحیح خطا بهبود یافته است.