سال انتشار: ۱۳۸۵

محل انتشار: چهاردهمین کنفرانس مهندسی برق ایران

تعداد صفحات: ۵

نویسنده(ها):

سید قاسم رضوی پور – مرکز تحقیقات برق، دانشگاه صنعتی امیرکبیر
سید احمد معتمدی – مرکز تحقیقات برق، دانشگاه صنعتی امیرکبیر
علی افضلی کوشا – آزمایشگاه نانو سیستمهای توان پائین سرعت بالا، دانشکده مهندسی برق و ک

چکیده:

در این مقاله یک سلول حافظه SRAM با توان مصرفی کمتر و نیز سرعت بیشتر وحساسیت کمتر به نویز و با اندکی افزایش سطح ارائه می گردد. این تکنیک توان مصرفی سلول را مستقل از منطق ذخیره شده در آن کاهش می دهد. سلول جدید در تکنولوژی ۴۵nm شبیه سازی شده است. در مقایسه با سلول SRAM متداول، طراحی جدید جریان نشتی گیت را بیش از ۲۶ % وتوان حالت Standby را ۳۷ % برای ضخامت اکسید ۱/۴nm کاهش می دهد. سرعت دستیابی در طراحی جدید برای عملیات خواندن ۸/۸% بهبود یافته در حالی که سرعت نوشتن بدون تغییر می ماند.