سال انتشار: ۱۳۸۵

محل انتشار: دوازدهمین کنفرانس سالانه انجمن کامپیوتر ایران

تعداد صفحات: ۱۰

نویسنده(ها):

سهیل امین زاده – دانشجوی کارشناسی، دانشکده ی مهندسی برق و کامپیوتر، دانشکد هی فنی، دا
سعید صفری – عضو هیئت علمی، دانشکده ی مهندسی برق و کامپیوتر، دانشکده ی فنی، دانشگاه

چکیده:

در نظر گرفتن ملاحضات آزمون پذیری در طی مراحل سنتز رفتاری، موجب کاهش سربار آزمون، کاهش هزینه های آزمون و نیز افزایش کیفیت آزمون پذیری مدار نهایی می شود. ایده اصلی این مقاله، بهبود بخشیدن آزمون پذیری مدارهای سنتز شده، با استفاده از ترکیب الگوریتم ژنتیک و الگوریتم هم تکاملی، در فرآیند سنتز رفتاری است. نتایج حاصل از آزمایش ها نشان می دهد که روش ارائه شده سبب افزایش پوشش خطا در مرحله آزمون خواهد شد، بی آن که تاثیر منفی چندانی بر مساحت و تاخیر مدار نهایی داشته باشد.