سال انتشار: ۱۳۸۶

محل انتشار: پانزدهیمن کنفرانس مهندسی برق ایران

تعداد صفحات: ۶

نویسنده(ها):

امیرحسین درویشان – مرکز تحقیقات مخابرات ایران
حسن یگانه – مرکز تحقیقات مخابرات ایران
بهرام علی پور – مرکز تحقیقات مخابرات ایران

چکیده:

تکنیک ساخت مبتنی بر Virtual Output Queueing ) VOQ e Switch Fabric در بسیاری از مسیر یاب های سریع – که در هسته شبکه بکار می روند – مورد استفاده قرار می گیرد. برای پیکر بندی Switch Fabricنیاز به Scheduler سریع با قابلیت Throuput بالا میباشد. دراین مقاله جهت تحقق این امر، طراحی و پیاده سازی الگوریتم Prioritized iSLIP در FPGA توصیف شده است. این الگوریتم به دلیل سادگی پیاده سازی سخت افزاری و رفع نیازهای سوئیچینگ تا نرخهای Tera bpsروشی مناسب برای Schedulingمی باشد.