سال انتشار: ۱۳۸۴

محل انتشار: سیزدهیمن کنفرانس مهندسی برق ایران

تعداد صفحات: ۵

نویسنده(ها):

بهروز افضل – آزمایشگاه نانوسیستم های توان پائین سرعت بالا، گروه مهندسی برق و کامپ
علی افضلی کوشا – آزمایشگاه نانوسیستم های توان پائین سرعت بالا، گروه مهندسی برق و کامپ

چکیده:

در این مقاله با کمک الگوریتم ژنتیک چگونگی جمع بیتها دربلوک مورد نیاز روش DF در FIR به گونه ای اصلاح و تعیین شده است که به صورت خودکار تاخیر سیستم بخ خداقل ممکن کاهش یابد. طراحیفوق منجر به شبیه سازی سیستمی با تاخیر ۲ns شد. پیاده سازی الگوریتم توسط برنامه MATLAB و پیاده سازی مداری بلوکها و بدست آوردن تاخیر، توسط HSPICE انجام شده است. از ساختار Static CMOS در طراحی استفاده شده است. نتایج برای تکنولوژی ۰/۱۸u بدست آمده است.