سال انتشار: ۱۳۸۵

محل انتشار: چهاردهمین کنفرانس مهندسی برق ایران

تعداد صفحات: ۶

نویسنده(ها):

علیرضا صابرکاری – دانشگاه علم و صنعت ایران، دانشکده مهندسی برق.
علی افضلی- کوشا – دانشگاه تهران، قطب نانو الکترونیک، دانشکده برق و کامپیوتر
شهریار برادران شکوهی – دانشگاه علم و صنعت ایران، دانشکده مهندسی برق.

چکیده:

َPDP یک معیار سنجش مستقیم برای میزان مصرف انرژی در واحد چرخه عملیاتی مدارهای محاسباتی است. کاهش ولتاژ تغذیه سلول Full-Adder برای رسیدن به PDP پایین یک روش مناسب در سطوح بالای طراحی برای بهبود بازدهی توان با حفظ سرعت در مدارهای محاسباتی است. در این مقاله یک طراحی جدید از یک سلول Full-Adder توان پایین یک بیتی ارائه شده است. در این سلول از تکنیک GDI برای تولید توابع XOR و XNOR استفاده گردیده است. نتایج شبیه سازی که توسط نرم افزار HSPICE و بر پایه تکنولوژی ۰/۱۸μm CMOS انجام شده، نشان می دهد که این سلول در مقایسه با سایر سلول های Full-Adder دارای میزان توان مصرفی پایین و PDP پایین به خصوص در ولتاژهای زیر ۱V می باشد.