سال انتشار: ۱۳۸۵

محل انتشار: چهاردهمین کنفرانس مهندسی برق ایران

تعداد صفحات: ۶

نویسنده(ها):

کیوان ناوی – دانشکده مهندسی برق و کامپیوتر دانشگاه شهید بهشتی
سعید گرگین – دانشکده مهندسی برق و کامپیوتر دانشگاه شهید بهشتی
شیرین بهرامی راد – دانشکده میکروالکترونیک و IT دانشگاه سلطنتی سوئد (KTH)
صدیقه بختیاری – واحد علوم و تحقیقات حصارک

چکیده:

در این مقاله یک شمارنده اشباع شونده عضو خانواده شمارنده های موازی هستند که کاربرد آنها در مدارات خودآزمایی توکار با توانایی تشخیص خطا برای حافظه جاسازی شده در یک سیستم برتراشه می باشد. این شمارنده ها تا تعداد مشخصی ورودی های با ارزش یک منطقی را می شمارند و پس از آن خروجی مدار، ثابت باقی می ماند. با استفاده از ترکیب مد جریان و ولتاژ به مدارات سریعتری که تعداد ترانزیستور مصرفی آن در مدولتاژ محض بسیار کمتر می باشد دست یافته ایم. مدارات مطرح شده بوسیله HSPICE در تکنولوژی ۰/۲۵ میکرومتر شبیه سازی شده است.