سال انتشار: ۱۳۸۳

محل انتشار: دوازدهیمن کنفرانس مهندسی برق ایران

تعداد صفحات: ۶

نویسنده(ها):

اکبر صادق هراب – شرکت برق منطقه ای آذربایجان
عبدالرضا نبوی – دانشگاه تربیت مدرس

چکیده:

در این پژوهش طراحی یک ضرب کننده ۳۳ بیتی توان کم و سرعت بالا با حداقل اندازه تراشه براساس آلگوریتم بوز بهینه شده رادیکس هشت مورد توجه قرار گرفته است . با تغییر و بهینه سازی روش پیاده سازی آلگوریتم بوز رادیکس هشت و همچنین استفاده از لاجیک CPL – Like در پیاده سازی مداری انکودر بوز و جمع کننده ها ، توان مصرفی و سطح مورد نیاز تا حد زیادی کاهش پیدا کرده است ، بطوریکه در فرکانس کاری ۱۰۰ مگا هرتز و تکنولوژی CMOSنیم میکرومتر با منبع تغذیه ۳/۳ ولت ، میزان توان مصرفی ۴۷/۳۱ میلی وات و حداکثر میزان تاخیر در مسیر بحرانی ۱۲/۴۸ نانو ثانیه بدست آمده است .