سال انتشار: ۱۳۸۲

محل انتشار: یازدهمین کنفرانس مهندسی برق

تعداد صفحات: ۱۱

نویسنده(ها):

حمیدرضا رشیدی کنعان – دانشگاه تربیت مدرس گروه مهندسی برق الکترونیک
عبدالرضا نبوی –

چکیده:

دراین مقاله یکمبدل آنالوگ به دیجیتال فلدینگ و اینترپولیتینگ ۸ بیتی درتکنولوژی CMOS0.6-mm طراحی شده است دراین طرح به منظور افزایش پهنای باند سیگنالورودی از مدار نمونه گیر T&H توزیع شده و نیز به منظور حذف آفست و بهبود خطاهای INL,DNL ازمدار حذف آفست پیشخورد Feed-forward استفاده شده است درمبدل طراحی شده استفاده از مدار فلدردومرحله ای two-step باعث افزایش بهره مدارات فلدر و کاهش ابعاد ترانزیستورهای آن و بالطبع کاهش سطح مصرفی مبدل و نیز افزایش عرض باندسیگنال ورودی شدها ست نتایج شبیه سازی توسط نرم افزار Hspice نشان می دهد که حداکثر نرخ تبدیل مبدل ۱۰۰-MS/s ماکزیمم فرکانس سیگنال ورودی ۸۱-MHz حداکثر خطاهای DNL,INL به ترتیب ۰٫۹و۰٫۵۵LSB و با ولتاژ تغذیه ۳ ولت توان مصرفی مبدل ۱۱۰-mW می باشد.