سال انتشار: ۱۳۸۳

محل انتشار: دوازدهیمن کنفرانس مهندسی برق ایران

تعداد صفحات: ۵

نویسنده(ها):

علی بهلولی زفره – دانشگاه صنعتی اصفهان
محمد داور پناه جزی – پژوهشکده مهندسی برق و کامپیوتر دانشگاه صنعتی اصفهان
محمدرضا اخوان صراف – پژوهشکده مهندسی برق و کامپیوتر دانشگاه صنعتی اصفهان
محمدرضا اخوان صراف – پژوهشکده مهندسی برق و کامپیوتر دانشگاه صنعتی اصفهان

چکیده:

در گیرنده های رادار برای حذف کلاتر و افزایش نسبت سیگنال به نویز ، باید پردازش های زیادی به صورت بلادرنگ بر روی اطلاعات پالس برگشتی انجام گیرد . برای پیاده سازی این پردازش ها روش های مختلفی وجود دارد . یکی از این روش ها ، پیاده سازی سخت افزاری پردازش با استفاده از سخت افزارهای قابل پیکر بندی مجدد است که مزایای زیادی از جمله پردازش دقیق و بلادرنگ داده ها ، قابلیت انعطاف ، قابلیت اعتماد ، سادگی کار با آنها و کاهش حجم و هزینه را دارد . تحقیق همه این مزایا در روش های دیگر پیاده سازی ، به سادگی امکان پذیر نیست . در این مقاله به معرفی یک پردازشگر رادار پالسی پرداخته می شود که با استفاده از FPGA (Field Array Gate Programmable) طراحی و ساخته شد . این پردازشگر قابلیت پردازش همزمان دو کانال سیگنال ورودی را دارد و علاوه بر داشتن مزایای ذکر شد دارای قابلیت آزمون پذیری نیز می باشد .