سال انتشار: ۱۳۸۳

محل انتشار: دوازدهیمن کنفرانس مهندسی برق ایران

تعداد صفحات: ۶

نویسنده(ها):

حسین برزگر – کارشناسی ارشد برق ، دانشگاه آزاد اسلامی واحد اراک
محمدتقی منظوری – استادیار دانشکده کامپیوتر دانشگاه صنعتی شریف

چکیده:

در این مقاله روند کلی طراحی باند پایه رادیو دیجیتال و چگونگی پیاده سازی آن روی تراشه هایFPGAمورد بررسی قرار گرفته است . ورودی باند پایه در طرف فرستند دو عدد لینک دیتا با نرخ(E1) 2048 KHZ، یک کانال۶۴ Kb/Sجهت انتقال اطلاعات مربوط به سرپرستی و نگهداری و یک کانال ۶۴ Kb/Sصحبت کد شده اپراتور می باشد . پس از انجام مراحل فریم بندی با نرخ بیت,۴۶۲۱٫۵ Kb/S ، فریم های رادیو جهت انتقال تحویل واحدهای IF و RF می شود . به دلیل خاصیت (۱+۱) ، دو عدد فرستنده در سطح RF وIF وجود دارد . در طرف گیرنده ، پس از عبور سیگنال از مراحل RFو سپس IFو تبدیل موج آنالوگ به سیگنال دیجیتال توسط مدولاسیون QPSK دیتای دیجیتال دریافتی پس ازDescrambleشدن از حالت فریم خارج شده و بیتهای مربوط به دیتا ، نگهداری و صحبت اپراتور از فریم خارج می شوند . همچنین گیرنده باید توانایی بازسازی کلاک دیتای لینکE1 در سطح۲۰۴۸KHZرا با قابلیت تعقیب تا±۵۰ppm را داشته باشد و کلاک دیتا درگیرنده و فرستنده هم فرکانس باشند . بدلیل خاصیت Dualبودن گیرنده ، یک سوئیچ حفاظتی خودکار در هر لحظه بهترین گیرنده را انتخاب کرده و دیتای مربوط به آن را در خروجیسیستم قرار می دهد .