سال انتشار: ۱۳۸۶

محل انتشار: پانزدهیمن کنفرانس مهندسی برق ایران

تعداد صفحات: ۶

نویسنده(ها):

فهیمه یزدان پناه – عضو هیئت علمی گروه مهندسی کامپیوتر، دانشکده فنی و مهندسی، دانشگاه ش
محمد علائی – عضو هیئت علمی گروه مهندسی کامپیوتر، دانشکده فنی و مهندسی، دانشگاه ش

چکیده:

در این مقاله، طراحی و پیاده سازی یک ضرب کننده و یک مجذور کننده تپنده سری برای اعداد بزرگ انجام می گیرد. ضرب کننده پیشنهادی بر اساس یک ضرب کنند ه سری / موازی که با کارایی صدردصد کار می کند، بنیان شده است. در این مدار محاسبتت قسمت کم ارزش و قسمت پر ارزش حاصل در دو مرحله که همپوشانی دارند، انجام می شود تا عملیات سریع انجام می شود. با حذف تعدادی از عناصر تاخیر و نیز ادغام هر دو سلول مجاور در مدار مورد نظر، مدار به صورت تپشی کار خواهد کرد. ضمن اینکه با اعمال تغییراتی در ورودی موازی، هر دو ورودی مدار به صورت تپشی کار خواهد کرد. ضمن اینکه با اعمال تغییراتی در ورودی موازی، هر دو ورودی مدار به صورت سری به مدار وارد می شود تا برای اعداد بزرگ به خوبی کار کند. مدار نهایی قادر است که ضرب اعداد بزرگ را، به صورتپیوسته و تپشی بدون افزایش پیچیدگی سخت افزار نسبت به طرح های موجود، با سرعت بالا انجام دهد. از همین روش برای طراجی مجذور کنند تپنده سری استفاده می شود. تمام طرح های مطرح شده در این مقاله با کک زبان توصیف سخت فازار بر روی تراشه های FPGA پیاد ه سازی شده اند.