سال انتشار: ۱۳۸۶

محل انتشار: سیزدهمین کنفرانس سالانه انجمن کامپیوتر ایران

تعداد صفحات: ۷

نویسنده(ها):

محمدرضا نصراله زاده – کارشناسی ارشد الکترونیک ، دانشگاه علم و صنعت
علی صدر – دکترای الکترونیک، استادیار دانشگاه علم و صنعت
مهدی همایونفرد – کارشناسی ارشد الکترونیک دانشگاه گیلان

چکیده:

با توجه به نیاز روز افزون سیستم های مخابراتی به امکان پیکربندی مجدد، لازم است تا تک تک بخش های داخلی سوئیچ های مخابراتی نیز دارای این ویژگی باشند. با توجه به اهمیت هزینه، زمان
تولید و حجم سیستم های کد کننده صوت در بیشتر سوئیچ های مخابراتی نوین، طراحی و بکارگیری سخت افزارهایی با حجم کوچکتر برای کاربردهای اختصاصی (سیستم های نهفته) مد نظر میباشد. دراین مقاله یک سخت افزار با قابلیت پیکر بندی مجدد با دستورالعملهای مناسب برای برنامه نویسی توابع داخلی الگوریتم های فشرده سازی صحبت ارائه شده است. هدف اصلی این طراحی، کاهش سخت افزار با افزایش نسبی قدرت پردازشی می باشد. برای دست یابی به این هدف از آرایش بانک حافظهای با مدل هاروارد استفاده شده است. دراین سخت افزار، موازی سازی در سطح دستورات انجام میشود و به همین منظور قسمتهای کنترل کننده مناسبی جهت کنترل گذرگاه های ورودی و خروجی بانک حافظهای طراحی شده است تا در نهایت مقدارCPIبه ۲۵ /. برسد. طرح ارائه شده،روی یک تراشهFPGA از خانواده Altera نوع FLEX10KE پیاده سازی شده است. فرکانس کاری این سخت افزار۱۰ بوده و قدرت MHz محاسباتی آن در حدودMIPS 40 می باشد، که برای انجام انواع مختلفکدکننده صحبت کافی است.