سال انتشار: ۱۳۸۴

محل انتشار: سیزدهیمن کنفرانس مهندسی برق ایران

تعداد صفحات: ۵

نویسنده(ها):

امین بزازی – تحصیلات تکمیلی دانشگاه آزاد اسلامی واحد تهران جنوب
عبدالرضا نبوی – دانشگاه تربیت مدرس

چکیده:

در این مقاله با استفاده از تکنولوژی CMOS و ساختار دینامیک (Extended- True Single Phase clock) تقسیم کننده های فرکانسی +۸/۹ و +۳۲/۳۳ با سرعت بالا و توان مصرفی کم طراحی شده اند. تکنولوژی مورد استفاده ۰/۲۵ میکرون و منبع تغذیه ۲/۵ ولت است. گستره کار این مقسم ها ۳ گیگا هرتز است و در ساختار PLL برای شبکه های بی سیم (Wireless LAN) استفاده می شود. با بهینه سازی سایز ترانزیستورها و استفاده از بافر در ساختار این مقسم ها ، بدون از دست دادن سرعت توان مصرفی در مقسم ۸/۹+ به میزان ۴۵% و در مقسم +۳۲/۳۳ به میزان ۷۰% کاهش یافت. نتایج حاصل با کارهای اخیری که در این زمینه انجام گرفته مقایسه شده است.