سال انتشار: ۱۳۸۲

محل انتشار: نهمین کنفرانس سالانه انجمن کامپیوتر ایران

تعداد صفحات: ۱۲

نویسنده(ها):

اسدا… وکیلی – آزمایشگاه امنیت داده دانشکده مهندسی کامپیوتر دانشگاه صنعتی امیرکبیر
بابک صادقیان – آزمایشگاه امنیت داده دانشکده مهندسی کامپیوتر دانشگاه صنعتی امیرکبیر

چکیده:

الگوریتم رمزنگار معماگر، یک الگوریتم رمزنگار قطعه ای با قطعة ورودی، خروجی و کلید ۶۱۰بیتی می باشد . طراحان این الگوریتم آنرا برای پیاده سازی سخت افزاری مناسب می دانند . در این مقاله ضمن بررسی این ادعا به طراحی یک پردازندة خاص منظوره جهت پیاده سازی الگوریتم رمزنگار معماگر بر روی FPGA می پردازیم . این پردازندة خاص منظوره با هدف رمز / ترجمة رمز کردن یک قطعة ورودی در هر پالس ساعت طراحی شده است . نتایج حاصل از سنتز طرح بر روی تراشه Virtex-XCV560 نشان می دهد که پردازنده طرح شده با فرکانس پالس ساعت ۵ / ۹۴ مگاهرتز توانایی رمز / ترجمة رمز کردن داده ها باسرعت ۲۹ / ۷ گیگابیت بر ثانیه را خواهد داشت ] [.١ مقایسة نتایج بدست آمده از سنتز طرح انجام شده با نتایج گزارش شده در ] ۲ [ برای سنتز الگوریتم های فینالیست AES و سنتز ۳DES نشان می دهد، الگوریتم رمزنگار معماگر قابلیت پیاده سازی سخت افزاری با مقدار Throughput/Area بالا را دارد .