سال انتشار: ۱۳۸۵

محل انتشار: دوازدهمین کنفرانس سالانه انجمن کامپیوتر ایران

تعداد صفحات: ۸

نویسنده(ها):

علی جهانیان – دانشجوی دکتری، دانشکدة مهندسی کامپیوتر و فناوری اطلاعات، دانشگاه صن
مرتضی صاحب الزمانی – دکتری، عضو هیأت علمی دانشکدة مهندسی کامپیوتر و فناوری اطلاعات، دانشگ

چکیده:

در طراح یهای زیرمیکرون بخش اعظم تأخیر تراشه ناشی از اتصالات م یباشد و درج بافر بعنوان یکی از روشهای موثر برای بهبود کارایی اتصالات و افزایش امنیت سیگنالها مطرح است. درج زودهنگام بافرها ممکن است بهدلیل مشخص نبودن محل سلو لها همراه با خطای زیادی باشد . از سوی دیگر درج بافرها پس از جایابی سلول ها نیز ممکن است در صورت توزیع نامناسب فضاهای
خالی، کیفیت مناسب را نداشته باشد، لذا انتخاب مرحلة مناسب برای درج بافر از اهمیت زیادی برخوردار است. در این مقاله الگوریتمی برای طر حریزی بافرها ارائه شده که در مرحلة جاسازی یک نقشه از نیازمندی نواحی مختلف طرح به بافر ایجاد م یکند و سپس بقیة مراحل طراحی فیزیکی مقید می شوند که فضاهای خالی را در قالب این نقشه توز یع نماین د. آزمایش ات انجام شده نشان می دهد که روش ارائه شده با تعداد کمتری بافر م یتواند کارایی مناسبی ایجاد نماید که این بهبود در مدارات بزرگ بارزتر م یباشد. در ضمن زمان محاسبات مربوط به تولید نقشة نیازمندی به بافر و تغییر روند جایابی جزئی هم زمان قابل توج هی نیست و در حد کاملاً قابل پذیرشی میباشد.