سال انتشار: ۱۳۸۶

محل انتشار: پانزدهیمن کنفرانس مهندسی برق ایران

تعداد صفحات: ۶

نویسنده(ها):

مهدی صابری – دانشکده مهندسی دانشگاه فردوسی مشهد
مسلم حکم آبادی – دانشکده مهندسی دانشگاه فردوسی مشهد
رضا لطفی – دانشکده مهندسی دانشگاه فردوسی مشهد

چکیده:

در این مقاله نحوه پیاده سازی یک مبدل آنالوگ به دیجیتال پایپ لاین ۱۰ بیت بافرکانس نمونه برداری ۲۰MS/s و منبع تغذیه ۱v با استفاده از نکنیک آپ امپ سوئیچ شونده و استفاده از خازن گیت – بالک ماسفت بجای خازن ایده آل ارائه شده است. این مبدل در هر طبقه ۱/۵ بیتی ساختار آپ امپ ، سوئیچ شونده از خازن های ماسفت درناحیه تهی استفاده می کند که برای افزایش رفتار خطی خازن های ماسفت از جبران سازی سری استفاده شده است. علاوه بر این تاثیر غیر خطی بودن خارن های ماسفت بر عملکرد مبدل پایپ لاین تحلیل شده است و تابع انتقال طبقه ۱/۵ بیتی ساختار آپ امپ سوئیچ شونده با خازن های غیر خطی ماسفت نیز محاسبه شده است. این مبدل درتکنولوژی دیجیتال استاندارد ۰٫۱۸m شبیه سازی شده است. بر اساس نتایج شبیه سازی SNDR ، برابر ۴۴٫۵dB و SFDR برابر ۵۲dB بدست آمده است.