سال انتشار: ۱۳۸۳

محل انتشار: دوازدهیمن کنفرانس مهندسی برق ایران

تعداد صفحات: ۶

نویسنده(ها):

مهران شتابی – عضو هیات علمی، دانشکده مهندسی کامپیوتر مجتمع فنی و مهندسی دانشگاه ی
احمد اکبری – استادیار، دانشکده مهندسی کامپیوتر دانشگاه علم و صنعت ایران

چکیده:

حجم محاسباتی بالا ی کد کننده های گفتار ، از ویژگی های مهم این نوع کدکننده ها محسوب می شود . به همین دلیل ، جهت پیاده ساز ی این نوع از کد کننده ها باید از پردازشگرهایی متناسب با ویژگی آنها استفاده کرد تا سرعت پردازش به حداکثر برسد . از طرفی ، سیستم های محاسباتی با قابلیت پیکربندی مجدد به دلیل داشتن کارایی بیشتر نسبت به پردازنده هایDSP و انعطاف پذیری بیشتر نسبت به سیستم های خاص منظوره (ASIC) ، گزینه ای مناسب برای انتخاب معمار یی جهت پیاده سازی این نوع کدکننده ها محسوب می شوند . به همین منظور ، در این مقاله سیستم با قابلیت پیکربندی مجدد M-MorphoSys ، به منظور پیاده سازی کدکننده گفتار ITU-T G.723.1 معرفی شده است . این سیستم با استفاده از زبان توصیف سخت افزاری VHDL ، طراحی و تا سطح پیاده سازی بر روی تراشه های FPGA سنتز شده است . در نهایت نیز نتایج پیاده سازی کدکننده گفتار ITU-T G723.1 بر روی سیستم M-MorphoSys مورد بررسی قرار گرفته است.