سال انتشار: ۱۳۸۴

محل انتشار: سومین کنفرانس انجمن رمز ایران

تعداد صفحات: ۸

نویسنده(ها):

علی فانیان – شرکت مهندسی پیام پرداز
شادرخ سماوی – دانشیار دانشگاه صنعتی اصفهان
مهدی برنجکوب – استادیار دانشگاه صنعتی اصفهان

چکیده:

در این مقا له معماری جدید و کارآمدی برای پیاده سازی الگوریتم رایندال بر روی FPGA ارائه می شود. الگوریتم رایندال در اکتبر سال ۲۰۰۰ توسط انجمن NIST بعنوان الگوریتم رمز استاندارد جایگزین الگوریتم DES شد. از خصوصیات این الگوریتم ، متغیر بدن طول کلید و طول قالب آن بین ۱۲۸ و ۱۹۲ و ۲۵۶ بیت می باشد. الگوریتم رایندال دارای ساختاری مناسب برای پیاده سازی های مختلف سخت افزاری و ندم افزاری می باشد. در پیاده سازی سخت افزاری می توان با اتخاذ معماری مناسب برای رمز کننده، به سرعتهای های بالا دست یافت. در این مقاله با بکارگیری معماری جدید که آن را معماری ضربه می نامیم توانستیم رمز کننده ای طراحی کنیم که با توجه به حجم سخت افزار مصرفی دارای سرعت بالایی باشد. این رمز کننده بر روی تراشه Spartan IIE2S200-7 سنتز شده است و سرعت رمز کننده که قابلیت دریافت همزمان ۴ قالب برای رمزگذاری را دارد در فرکانس ۱۲۰MHz به ۶٫۱۴Gbs می رسد. بدیهی است که با تکرار ماژول طراحی شده پیشنهادی در تراشه های بزرگتر می توان به سرعتهای بالاتری دست یافت.