سال انتشار: ۱۳۸۲

محل انتشار: نهمین کنفرانس سالانه انجمن کامپیوتر ایران

تعداد صفحات: ۸

نویسنده(ها):

علی ذاکرالحسینی – دانشکدۀ برق و کامپیوتر ، دانشگاه شهید بهشتی
سیدحسن صحفی – دانشکدۀ برق و کامپیوتر ، دانشگاه شهید بهشتی

چکیده:

در این مقاله به بررسی نحوۀ پیاده سازی الگوریتم chain code بر روی FPGA می پردازیم. الگوریتم chaincode . یکی از الگوریتم های کد کردن تصویر می باشد که برای کد کردن لبه هاییک شیء در تصویر استفاده می شودهمچنین این الگوریتم می تواند عرض، ارتفاع، محیط و مساحت شیء را نیز به دست آورد . این الگوریتم در پردازش تصویر و شناسایی و مقایسۀ شیء ها و الگوها با هم کاربرد بسیاری دارد . در این پروژه ابتدا الگوریتم chain code با استفاده از VHDL که زبان توصیف سخت افزار می باشد، شبیه سازی شده و سپس برنامۀ نوشته شده به زبان VHDL بر روی مدل Spartan-II از FPGA های شرکت Xilinx پیاده سازی می شود
پردازندۀ مذکور قابلیت تولید chain code را برای یک تصویر با ابعاد حداکثر ۲۵۶*۲۵۶ پیکسل سیاه و سفید دارا می باشد که البته در صورت نیاز این ابعاد قابل گسترش می باشند . همچنین این پردازنده، طول، عرض، محیط و مساحت شیء موجود در تصویر را نیز علاوه بر تولید کد به دست می آورد