سال انتشار: ۱۳۸۵

محل انتشار: چهاردهمین کنفرانس مهندسی برق ایران

تعداد صفحات: ۶

نویسنده(ها):

مصطفی صالحی – دانشکده مهندسی برق و کامپیوتر، پردیس دانشکده های فنی دانشگاه تهران
مهرداد نجیبی – دانشکده مهندسی کامپیوتر و فناوری اطلاعات، دانشگاه صنعتی امیرکبیر
حسین پدرام – دانشکده مهندسی کامپیوتر و فناوری اطلاعات، دانشگاه صنعتی امیرکبیر
علی افضلی کوشا – دانشکده مهندسی برق و کامپیوتر، پردیس دانشکده های فنی دانشگاه تهران

چکیده:

با توجه به کاربرد روز افزون پردازنده های نهفته و نقش آنها در زندگی امروزی، اهمیت بالا بردن کارایی این پردازنده ها برجسته شده است. با پیشرفت تکنولوژی و افزایش تعداد ترانزیستورها در واحد سطح، افزایش توان مصرفی از مهمترین محدودیتها برای این پردازنده ها بشمار می رود. یکی از جدیدترین روشهای کاهش توان مصرفی پردازنده ها، تکنیک مدیریت دینامیکی ولتاژ و فرکانس (DVFM) است. در این مقاله تکنیک جدیدی برای طراحی واحد کنترل دینامیکی فرکانس با بازه های زمانی وفقی برای کم کردن توان مصرفی یک پردازنده با معماری SPARC-v 8 ارائه شده است. نتایج نشان می دهد که بهینه سازی فوق مصرف توان پردازنده را به طور متوسط ۵۰ % کاهش می دهد.