سال انتشار: ۱۳۹۳
محل انتشار: اولین همایش ملی الکترونیکی پیشرفت های تکنولوژی در مهندسی برق، الکترونیک و کامپیوتر
تعداد صفحات: ۹
نویسنده(ها):
علی حسینی – دانشجوی کارشناسی ارشد مهندسی برق الکترونیک، دانشگاه آزاد اسلامی واحد علوم تحقیقات کردستان
هادی جهانی راد – دانشگاه آزاد اسلامی واحد علوم تحقیقات کردستان

چکیده:
باپیشرفت تکنولوژی گرایش به ساخت مدارات منطقی در مقیاس کوچکتر افزایش یافته است که باعث حساسیت بیشتر به اثر نویز به ویژه خطای نرم می گردد. در اینجا یک روش کاهش اثر خطای نرم در مدارات منطقی ترکیبی, بر اساس تکنولوژی ساخت ۶۵ نانومتر ارایه داده می شود که می تواند احتمال انتشار نویز را در گیت های منطقی ترکیبی کاهش دهد. مبنای ارایه شده, مدار معیار اسکاس ۸۵ء( ISCAS85) است. دراین مقاله با استفاده از یک الگوریتم نرم افزاری و با بکار گماردن نتایج تحلیلی بدست آمده از شبیه سازی الکتریکی گیت های منطقی ترکیبی, اثر خطای نرم در تمام مسیر های مدار معیار اسکاس ۸۵ به صورت خودکار مورد پردازش قرار می گیرد و با تکیه بر روش اضافه کردن المان به مدار به صورت هوشمند, به مسیرهای مدار معیاری که احتمال عبور خطای نرم در آنها بیشتر وجود دارد, یک گیت منطقی بافر به انتهای آن مسیر به صورت خودکار اضافه می شود و اثر خطای نرم دوباره بررسی می گردد. گیت های منطقی بافری که منجر به حذف خطای نرم در مسیرهای مداری شده است نگاه داشته می شوند و بقیه حذف می شوند پس از اتمام عمل پردازش, مدارمعیاری جدید ارایه می شود که حاوی گیت منطقی بافر اضافه شده به خروجی مسیرهای بحرانی می باشد و قابلیت اعتماد بیشتری نسبت به مدار معیار اولیه دارد. نتایج شبیه سازی نشان می دهد که احتمال عبور خطای نرم با روش ارایه شده کاهش می یابد و به دلیل اضافه شدن گیت مفرد فقط به مسیرهایی که مشکوک به عبور خطای نرم هستند, میزان تاخیر و مصرف توان قابل قبولی انتظار می رود.