سال انتشار: ۱۳۸۵

محل انتشار: چهاردهمین کنفرانس مهندسی برق ایران

تعداد صفحات: ۵

نویسنده(ها):

وحید محتشمی – دانشگاه فردوسی مشهد
ایمان خادمی –
بهنام هاشمی تبار –
سعید محمد سجادی –

چکیده:

پژوهش های اخیر نشان داده است که در طراحی سیستم های کدینگ LDPC، بهینه سازی کیفیت کد از دیدگاه تصحیح خطا، پیاده سازی مدارهای کدگذار و کدبردار را دشوار می سازد. همچنین تأکید بر ساده سازی مدارهای کدگذار و کدبردار کاهش کیفیت کد را به همراه خواهد داشت. لذا در فرایند طراحی یک کد LDPC، باید به محدودیت های کیفیت کد و محدودیت های پیاده سازی به طور همزمان توجه کرد. در این مقاله ابتدا به معرفی ماتریس توازنی می پردازیم که با بهره گیری از آن، پیچیدگی و حجم حافظ ه مورد نیاز را برای « چینش بلوکی » برای مدار کدگذار کاهش یافته و همچنین امکان پیاده سازی موازی مدار کد بردار فراهم می شود. سپس روش افزایش کیفیت تصحیح خطا معرفی نموده و به چگونگی اعمال آن بر این ماتریس توازن خاص می پردازیم.